Пътната карта на процесите на Intel се актуализира с планове за връщане към двугодишна каданс



During the IEDM event hosted by the IEEE organization, ASML's CEO, Martin van den Brink, took the stage to elaborate more on ASML's vision of the future of semiconductors. When talking about the future of semiconductors, Mr. Brink started talking about Intel and their vision for the future. Intel's slides were showing many things including backporting of IP to older processes and plan to go back to 'tick-tock' two-year cadence to restore the previous confidence in Intel's manufacturing capabilities.

Може би една от най-интересните бележки за презентацията е фактът, че Intel работи усилено, за да реализира плановете си за връщане на двегодишна честота на реализацията на процесите на „тик-так”. Това означава, че в бъдеще, вероятно след 10 nm дебютните проблеми са решени, Intel иска да направи старата тактика за процес и оптимизация. Слайд (показан по-долу), озаглавен „In Moore We Trust“, говори много за бъдещите планове на Intel, показва по-специално няколко неща: предстоящите 10 nm ++ и 10 nm +++ възли на Intel и възможността за поддръжка. Когато става въпрос за 10 nm ++ и 10 nm +++ възли, Intel показва, че те вече работят върху подобрени версии на 10 nm + възел, използвани в чипове Ice Lake, така че новите и подобрени версии на 10 nm възел ще бъдат готови за по-високи честоти и по-добра производителност , Настоящата версия на 10 nm + възел не е много способна по честота, тъй като в момента има само един SKU Ice Lake, който може да достигне 4 GHz, докато настоящите 14 nm продукти могат да достигнат 5 GHz с лекота. Предполага се, че тези предстоящи възли ще разрешат този проблем чрез осигуряване на по-бързи транзистори.

Освен това, backporting сега ще възел производство, а не само IP вече. Досега Intel говори за backporting като средство за доставяне на нов IP, изграден за 10 nm, например към по-стар процес, като 14 nm, ако е необходимо. Новият слайд обаче показва намерението на Intel да приложи техники за подпомагане в полупроводников процес. Например, 7 nm може да се подкрепи до 10 nm възел под формата на 10 nm +++, така че официално все още да е 10 nm по стандартите на Intel, но включва цялостни подобрения на транзисторите, които трябваше да бъдат пуснати на 7 nm възел.

Intel също разработва нови възли, които ще бъдат пуснати на пазара след десет години. Показан по-горе е 1,4 nm възел, планиран за пускане през 2029 г., когато той уж ще бъде стартиран. Предполага се, че 1,4 nm възелът има плътност от 1,6 милиарда транзистори на квадратен милиметър, което е еквивалентно на много от ранните 14 nm Broadwell процесори. Немислимо е да се мисли за такива отдалечени технологии, плюс, както показва пътната карта, цялата изложена информация подлежи на промяна.
Source: WikiChip