Микроархитектура на Intel 'Tiger Lake' Характеристики на HEDT-подобен кеш баланс?



With its 'Skylake' microarchitecture, Intel significantly re-balanced the cache hierarchy of its HEDT and enterprise multi-core processors to equip CPU cores with larger amounts of faster L2 caches, and lesser amounts on slower shared L3 cache. The company retained its traditional cache balance for its mobile and desktop processor derivatives. This could change with the company's 'Tiger Lake' microarchitecture, particularly the 'Willow Cove' CPU cores they use, according to a Geekbench online database listing for a prototype quad-core 'Tiger Lake-Y' mobile processor.

Според този списък, ако приемем, че Geekbench чете правилно платформата; процесорът 'Tiger Lake-Y' разполага с 4-ядрен / 8-нитов процесор с масивен 1,280 KB (1,25 MB) L2 кеш на ядро ​​и 12 MB кеш на L3. Intel също разшири кеша на L1D (data), за да бъде с размер 48 KB, докато кеш L1I (инструкцията) остава 32 KB. Това представлява 400% увеличение на размера на кеш L2 и 50% увеличение на размера на кеш L3. За разлика от 'Skylake-X', увеличаването на размера на кеш L2 не идва с намаляване на споделения размер на кеш L3 (на ядро). Процесорът 'Tiger Lake-Y' се тества на платформа за прототипиране 'Corktown' (специализирана дънна платка, която разполага с всички възможни I / O свързаности, налични с платформата, за тестване. Очаква се 'Tiger Lake' да дебютира известно време през 2020-21 г. като наследник на „Леденото езеро“ и ще бъде изградено върху рафинирания възел за производство на силиций 10 nm ++ от Intel. Намерете записа на Geekbench в
Връзка към източника по-долу.
Source: Geekbench Online Database