IBM Research Alliance изгражда нов транзистор за 5 nm технология



IBM, its Research Alliance partners GLOBALFOUNDRIES and Samsung, and equipment suppliers have developed an industry-first process to build silicon nanosheet transistors that will enable 5 nanometer (nm) chips. The details of the process will be presented at the 2017 Symposia on VLSI Technology and Circuits conference in Kyoto, Japan. In less than two years since developing a 7 nm test node chip with 20 billion transistors, scientists have paved the way for 30 billion switches on a fingernail-sized chip.

Полученото увеличение на производителността ще спомогне за ускоряване на когнитивните изчисления, Интернет на нещата (IoT) и други приложения за интензивни данни, доставяни в облака. Спестяването на енергия може да означава също, че батериите в смартфони и други мобилни продукти могат да издържат два до три пъти по-дълго от днешните устройства, преди да се наложи да бъдат заредени. Учените, работещи като част от ръководения от IBM изследователски алианс в колежите на NanoTech Complex NanoTech в Олбани, NYTM в Олбъни, NY постигнаха пробив, използвайки купища силиконови нанолистове като структура на устройството на транзистора, вместо стандартния FinFET архитектура, която е планът за полупроводниковата индустрия нагоре чрез 7 nm технология на възела.

„За да могат бизнесът и обществото да отговорят на нуждите на когнитивните и облачните изчисления през следващите години, напредъкът в полупроводниковите технологии е от съществено значение“, казва Арвинд Кришна, старши вицепрезидент на Hybrid Cloud и директор на IBM Research. „Ето защо IBM агресивно преследва нови и различни архитектури и материали, които прокарват границите на тази индустрия и ги въвеждат на пазара в технологии като мейнфрейми и нашите познавателни системи.“
Демонстрацията на силиконов транзистор на нанолист, описана подробно в документа на Alliance Alliance, подредена Nanosheet Gate-All-Around Transistor to Enable Scaling Beyond FinFET и публикувана от VLSI, доказва, че 5nm чипове са възможни, по-мощни и не са твърде далечни в бъдеще ,

В сравнение с водещата 10nm технология, предлагана на пазара, 5-нанометровата технология, базирана на нанослой, може да осигури 40-процентово подобрение на производителността при фиксирана мощност или 75 процента икономия на енергия при съвпадение. Това подобрение дава значителен тласък за посрещане на бъдещите изисквания на системите за изкуствен интелект (AI), виртуалната реалност и мобилните устройства.

Изграждане на нов превключвател
„Това съобщение е най-новият пример за изследване от световна класа, което продължава да излиза от нашето новаторско публично-частно партньорство в Ню Йорк“, казва Гари Патън, главен технически директор и ръководител на световноизследователската и развойна дейност в световен мащаб в GLOBALFOUNDRIES. „Докато постигаме напредък към комерсиализирането на 7 nm през 2018 г. в нашето производствено съоръжение Fab 8, ние активно преследваме технологии от следващо поколение на 5 nm и по-нататък, за да поддържаме технологично лидерство и да дадем възможност на нашите клиенти да произвеждат по-малко, по-бързо и по-икономично производство на полупроводници.

IBM Research изследва полупроводниковата технология на наношетите повече от 10 години. Тази работа е първата в индустрията, която демонстрира осъществимостта да се проектира и изработи подредени наношетни устройства с електрически свойства, по-добри от архитектурата на FinFET.

Същият този екстремален ултравиолетов (EUV) литографски подход, използван за производството на 7nm тестовия възел и неговите 20 милиарда транзистора, е приложен към архитектурата на наношаетния транзистор. Използвайки EUV литография, ширината на нанолистовете може да се регулира непрекъснато, всички в рамките на един производствен процес или дизайн на чип. Тази регулируемост позволява фина настройка на производителността и мощността за конкретни вериги - нещо, което не е възможно при съвременната архитектура на FinFET транзистора, която е ограничена от нейната височина на перката на тока. Следователно, докато FinFET чиповете могат да се мащабират до 5 nm, просто намаляването на количеството пространство между перките не осигурява увеличен токов поток за допълнителна производителност.

„Днешното съобщение продължава сътрудничеството между публично-частния модел с IBM, което засилва лидерството и иновациите на SUNY-Polytechnic, Олбани и Ню Йорк в разработването на технологии от следващо поколение“, заяви д-р Бахгат Саммакия, временен президент на Политехническия институт SUNY. „Вярваме, че включването на първия 5nm транзистор е важен момент за цялата индустрия на полупроводници, тъй като ние продължаваме да натискаме отвъд ограниченията на нашите сегашни възможности. Партньорството на SUNY Poly с IBM и Empire State Development е перфектен пример за това как индустрията, правителството и Академията могат да си сътрудничат успешно и да имат широко и положително въздействие върху обществото. “

Part of IBM's $3 billion, five-year investment in chip R&D (announced in 2014), the proof of nanosheet architecture scaling to a 5nm node continues IBM's legacy of historic contributions to silicon and semiconductor innovation. They include the invention or first implementation of the single cell DRAM, the Dennard Scaling Laws, chemically amplified photoresists, copper interconnect wiring, Silicon on Insulator, strained engineering, multi core microprocessors, immersion lithography, high speed SiGe, High-k gate dielectrics, embedded DRAM, 3D chip stacking and Air gap insulators.